Jayaram Bhasker の訳書「Verilog HDL論理合成入門―RTL記述&ネットリストのリファレンス (Design Wave BOOKS)」を買ってしまいました。「実習 Verilog‐HDL論理回路設計―EDAツールを使ってFPGAに回路を実装する (Design Wave BOOKS)」よりも系統的で、また論…

DWM 1月号の記事にあったサンプルで遊んでみました。論理合成とかフロアプランの雰囲気は分かりました。実際に、自分で書いた Verilog コードで、もう少し実験してみたいです。

いま持っている 32SII は論理演算 （AND, OR, XOR, etc.）ができないので、48gII を買いたいなあ、とか考えています。 http://www.hp.com/calculators/docs/guides/48gIIBit.pdf http://www.expansys.jp/product.asp?code=113399 （← なんか高い!）

今日の昼ご飯は、クノールのスープパスタ「アスパラクリーム」です。