2005-03-31 Xilinx の ISE 7.1 で遊ぶ fpga DWM 1月号の記事にあったサンプルで遊んでみました。論理合成とかフロアプランの雰囲気は分かりました。実際に、自分で書いた Verilog コードで、もう少し実験してみたいです。