FPGA → LVPECL → 差動増幅器
鉛蓄電池の充電器の製作は、基板発注に向けて進んでいるのですが、それに並行して、周波数カウンタの検討を始めています。
周波数カウンタは、先日書いたように ARRL QEX 誌の記事を参考にフロントエンドを作ろうと思っているのですが、増幅後の信号は、とりあえず CPLD で受けるとして、いずれはこれを FPGA 等の差動入力で受けたりしたら、カウント可能な周波数が上がったりしないかなあ、と妄想しています。
Xilinx の FPGA データシート見ていると、LVCMOS だと 200〜300MHz くらいの周波数でしか信号受けられないけど、FPGA にある差動入力だと、800MHz くらいまで可、と書いてあるのです。もちろん、いろんなファクターが影響するでしょうから、そんな素人考えみたいにはうまくいかないと思うのですが。
ここでふと、自分には差動入出力インターフェイスの知識がないことに気づきました。ウィキペの ECL のコーナー読んでいたら、Interfacing Between LVPECL, VML, CML and LVDS Levels というドキュメントへのリンクを見つけて、ちょっと読んでみました。LVPECL*1 の起源は ECL ですが、差動アンプの理解がないと、付いていけませんね。
ということで、初心者向けの参考書を探しています。CQ 出版社の定本シリーズも良いのですが、ありきたりなので、別の本を探しています。無事にポチしたら、また報告いたします。
